PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2004-214267

(43) Date of publication of application: 29.07.2004

(51)Int.Cl.

H01L 21/3205 H01L 21/768

(21)Application number: 2002-379278

(22)Date of filing:

(71)Applicant: NEC ELECTRONICS CORP

27.12.2002

(72)Inventor: KUNIMUNE YORINOBU

HASEGAWA MIEKO ITO TAKAMASA TAKEDA TAKESHI


AOKI HIDEMITSU

(54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device equipped with a metal interconnect line which is markedly improved in electromigration resistance or stress migration resistance.

SOLUTION: A copper interconnect line 107 is composed of a silicon low-concentration region 104 and a silicon solid solution 106 provided on the silicon lowconcentration region 104. The silicon solid solution layer 106 has a structure in which silicon is arranged as an interstitial element or a substitutional element in a copper crystal structure forming the copper interconnect line 107. Silicon-containing copper forming the silicon solid solution 106 is kept in a state in which silicon is introduced as an interstitial element or a substitutional element while the silicon-containing copper maintains a copper crystal structure (facecentered cubic lattice; lattice constant 3.6& angst;).



Filing info	Patent 2002-379278 (27.12.2002)
Publication info	2004-214267 (29.7.2004)
Detailed info of application	Kind of examiner's decision(Rejection) Kind of final decision(Grant) Date of final decision in examination stage(17.12.2010)
Date of request for examination	(2.11.2005)
Date of sending the examiner's decision of rejection	(5.2.2008)
Appeal/trial info	Trial/Appeal against rejection 2008-005524 Date of demand for appeal/trial(6.3.2008) Approval for Demand for Trial or Opposition Date of final decision in appeal/trial stage(7.12.2010)
Registration info	4647184 (17.12.2010)
Renewal date of legal status	(9.3.2011)

Legal status information includes 8 items below. If any one of them has any data, a number or a date would be indicated at the relevant part.

- 1. Filing info(Application number, Filing date)
- 2. Publication info(Publication number, Publication date)
- 3. Detailed info of application
 - * Kind of examiner's decision
 - * Kind of final decision
 - * Date of final decision in examination stage
- 4. Date of request for examination
- 5. Date of sending the examiner's decision of rejection(Date of sending the ex
- 6. Appeal/trial info
 - * Appeal/trial number, Date of demand for appeal/trial
 - * Result of final decision in appeal/trial stage, Date of final decision in ap
- 7. Registration info
 - * Patent number, Registration Date
 - * Date of extinction of right
- 8. Renewal date of legal status

For further details on Legal-Status, visit the following link. PAJ help(1-5)

(19) 日本国特許庁(JP)

(12)公開特許公報(A)

(11)特許出願公開番号

特開2004-214267 (P2004-214267A)

(全 21 頁)

(43) 公開日 平成16年7月29日(2004.7.29)

(51) Int.Cl.⁷

HO1L 21/3205

FI

テーマコード (参考)

HO1L 21/88

M

5F033

HO1L 21/768

HO1L 21/90

Ä

(21) 出願番号 (22) 出願日 特願2002-379278 (P2002-379278) 平成14年12月27日 (2002.12.27) (71) 出願人 302062931

NECエレクトロニクス株式会社

神奈川県川崎市中原区下沼部1753番地

(74)代理人 100110928

弁理士 速水 進治

審査請求 未請求 請求項の数 16 〇L

(72) 発明者 国宗 依信

神奈川県川崎市中原区下沼部1753番地

NECエレクトロニクス株式会社内

(72) 発明者 長谷川 三恵子

神奈川県川崎市中原区下沼部1753番地

NECエレクトロニクス株式会社内

(72) 発明者 伊藤 孝政

神奈川県川崎市中原区下沼部1753番地

NECエレクトロニクス株式会社内

最終頁に続く

(54) 【発明の名称】半導体装置およびその製造方法


(57)【要約】

【課題】エレクトロマイグレーション耐性あるいはストレスマイグレーション耐性を大幅に改善した金属配線を備える半導体装置を提供する。

【解決手段】銅配線107を、シリコン低濃度領域104と、その上部に設けられたシリコン固溶層106からなる構成とする。シリコン固溶層106は、銅配線107を構成する銅の結晶構造中にシリコンが格子間元素または置換元素として配置された構造となっている。シリコン固溶層106を構成するシリコン含有銅は、銅の結晶構造(面心立方格子;格子定数3.6オングストローム)を維持しつつ格子間元素または置換元素としてシリコンが導入された状態となっている。



図2



【特許請求の範囲】

【請求項1】

半導体基板と、該半導体基板上に形成された絶縁膜と、該絶縁膜中に埋設された金属配線 とを備え、前記金属配線は、固溶原子を含むことを特徴とする半導体装置。

【請求項2】

請求項1に記載の半導体装置において、

前記金属配線を構成する金属が銅または銅含有合金であることを特徴とする半導体装置。

【請求項3】

請求項1または2に記載の半導体装置において、

前記固溶原子の原子半径が1.4オングストローム以下であることを特徴とする半導体装置。

【請求項4】

請求項1乃至3いずれかに記載の半導体装置において、

前記固溶原子はシリコンであることを特徴とする半導体装置。

【請求項5】

請求項1乃至4いずれかに記載の半導体装置において、

前記固溶原子は前記金属配線の上部に偏在していることを特徴とする半導体装置。

【請求項6】

請求項1乃至5いずれかに記載の半導体装置において、

前記固溶原子の導入された領域が、前記金属配線表面近傍において固溶層を形成している 20 ことを特徴とする半導体装置。

【請求項7】

請求項6に記載の半導体装置において、

前記固溶層における前記固溶原子の濃度は、0.1原子%以上9原子%以下であることを 特徴とする半導体装置。

【請求項8】

請求項6または7に記載の半導体装置において、

前記金属配線中、前記固溶層を除く領域における前記固溶原子の濃度は、 0.1原子%未満であることを特徴とする半導体装置。

【請求項9】

請求項6乃至8いずれかに記載の半導体装置において、

前記固溶層の厚みは、前記金属配線の厚みの40%以下であることを特徴とする半導体装置。

【請求項10】

請求項1乃至9いずれかに記載の半導体装置において、

前記金属配線の上部に、SiC、SiN、SiONまたはSiOCを含む膜をさらに備えることを特徴とする半導体装置。

【請求項11】

半導体基板上に絶縁膜を形成する工程と、

前記絶縁膜上に金属配線を形成する工程と、

前記金属配線を構成する金属とは異なる原子を含むガスを前記金属配線に照射し、前記金属配線中に固溶原子を導入する工程と、

を含むことを特徴とする半導体装置の製造方法。

【請求項12】

請求項11に記載の半導体装置の製造方法において、

前記金属配線を形成する前記工程の後、前記金属配線の上部に前記金属配線を構成する金属の酸化層を形成する工程をさらに含み、その後、前記酸化層の表面に前記ガスを照射し、前記金属配線中に固溶原子を導入することを特徴とする半導体装置の製造方法。

【請求項13】

請求項11または12に記載の半導体装置の製造方法において、

50

30

前記酸化層を形成する前記工程は、前記金属配線の表面を有機酸により洗浄した後、純水によりリンスする工程を含むことを特徴とする半導体装置の製造方法。

【請求項14】

請求項11乃至13いずれかに記載の半導体装置の製造方法において、

前記金属配線中に前記固溶原子を導入した後、前記金属配線上にSiC、SiN、SiONまたはSiOCを含む膜を形成する工程をさらに含むことを特徴とする半導体装置の製造方法。

【請求項15】

請求項11乃至14いずれかに記載の半導体装置の製造方法において、

前記金属配線を構成する金属とは異なる前記原子は、シリコンであることを特徴とする半 導体装置の製造方法。

【請求項16】

請求項11乃至15いずれかに記載の半導体装置の製造方法において、

前記金属配線を構成する金属は、銅または銅含有金属であることを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、金属配線を備える半導体装置およびその製造方法に関するものである。

[0002]

【従来の技術】

近年における半導体装置の高集積化への要請から、配線やプラグの材料として銅が広く用いられるようになってきた。銅は、従来用いられていたアルミニウムに比べ、抵抗が低く、エレクトロマイグレーション耐性にも優れるという特徴を有している。

[0003]

しかし、素子の微細化がさらに進行するにつれ、こうした銅を用いた配線においてもエレクトロマイグレーションの発生が問題となるようになってきた。銅配線を構成する銅膜は、通常めっき法などにより形成されるが、この場合、銅膜は多数の多結晶構造の銅粒子が集合した形態となる。こうした構造の銅配線に電圧を印加すると、銅粒子の粒界を経由して物質移動が起こり、結果としてエレクトロマイグレーションが発生する。配線幅の小さい配線においては、銅粒子のサイズも小さくなることから、このような粒界を介した物質移動によるマイグレーションの問題はより顕著となる。こうしたエレクトロマイグレーションに対する耐性は素子寿命と密接に関連し、エレクトロマイグレーション耐性に劣る素子は素子寿命が短い。

[0004]

一方、銅を用いた配線構造において、最近、ストレスマイグレーションの発生が取り沙汰されている。図1は、ダマシン法により形成した銅多層配線の断面模式図である。下層配線121aの上部に上層配線121bが接続した構成となっており、上層配線121bを構成するでは、上層配線121b便に空洞122が発生している。すなわち、上層配線121aの上面に空洞122が発生している。すなわち、上層配線121aの上面に空洞122が発生している。このような空洞122は、半導体プロセス中の熱履歴等により銅配線中に内部応力が生じることが原因と考えられる。図1(a)では、上層配線121b中に、銅の「吸い上げ」が起こり、ビア中で銅が上方にマイグレートすることにより空洞122が発生するものと考えられる。図1(b)では、下層配線121a中で水平方向に銅がマイグレートし、この結果、空洞122が発生するものと考えられる。こうした応力にともなう銅の物質移動の現象をストレスマイグレーションという。このような空洞が生じると、接続プラグと配線との接続不良が生じ、半導体装置の歩低下したり、長期の使用により半導体装置の動作が不安定になったりする。

[0005]

特許文献1には、銅配線中にMg、Zr、Sn等の異種元素を導入して銅合金を形成することによりエレクトロマイグレーション耐性を向上できることが記載されている。しかしながら、同文献記載の技術では、銅配線の導電率が上昇する等の問題が生じたることがあった。また、エレクトロマイグレーション耐性の向上にはある程度有効であっても、ストレスマイグレーション耐性の向上を図ることが難しかった。

[0006]

一方、ストレスマイグレーションの発生を抑制する技術として、従来、銅配線の上部に銅シリサイド層を形成する技術が知られている。特許文献2には、ストレスマイグレーション耐性等を向上する目的で、銅配線上部にCuシリサイド層が形成する技術が開示されている。しかしながら、こうしたシリサイド層を形成した場合でも、ストレスマイグレーションを完全に抑制することは困難である。

10

[0007]

【特許文献1】

特開平11-204524号公報

【特許文献2】

特開平9-321045号公報

[0008]

【発明が解決しようとする課題】

本発明は上記事情に鑑みなされたものであって、その目的とするところは、従来技術に比し、エレクトロマイグレーション耐性あるいはストレスマイグレーション耐性を大幅に改善した金属配線を備える半導体装置を提供することにある。

20

さらに本発明は、こうした半導体装置を安定的に製造できるプロセスを提供することを目 的とする。

[0009]

【課題を解決するための手段】

本発明によれば、半導体基板と、該半導体基板上に形成された絶縁膜と、該絶縁膜中に埋設された金属配線とを備え、前記金属配線は、固溶原子を含むことを特徴とする半導体装置が提供される。

[0010]

この半導体装置は、固溶原子を含む金属配線を備えている。ここで、「固溶」とは二種類の物質が固体で互いに溶けた状態をいい、銅シリサイドのようなシリサイド化合物に代表される金属間化合物を含まない。「固溶」は置換型と侵入型の2種類に大別される。置換型固溶とは、結晶を構成する格子が異種原子により置換された形態の固溶状態をいう。侵入型固溶とは、結晶を構成する格子の間の空間に異種原子が配置された形態の固溶をいう

本発明における金属配線は、固溶原子を含む構成を有し、これにより、優れたエレクトロマイグレーション耐性およびストレスマイグレーション耐性を実現している。

[0012]

[0011]

なお、従来技術の項において銅配線の表面にシリサイドを形成した構成を記載したが、これは上述のように金属間化合物に相当する。シリサイドを設けた構成では、後述するように充分なストレスマイグレーション耐性が得られないことがある。

40

[0013]

また本発明によれば、半導体基板上に絶縁膜を形成する工程と、前記絶縁膜上に金属配線を形成する工程と、前記金属配線を構成する金属とは異なる原子を含むガスを前記金属配線に照射し、前記金属配線中に固溶原子を導入する工程と、を含むことを特徴とする半導体装置の製造方法が提供される。

[0014]

本発明の方法によれば、エレクトロマイグレーション耐性やストレスマイグレーション耐性に優れる半導体装置を安定的に得ることができる。

[0015]

本発明の半導体装置の製造方法において、前記金属配線を形成する前記工程の後、前記金 属配線の上部に前記金属配線を構成する金属の酸化層を形成する工程をさらに含み、その 後、前記酸化層の表面に前記ガスを照射し、前記金属配線中に固溶原子を導入する構成と することができる。また、前記酸化層を形成する前記工程は、前記金属配線の表面を有機 酸により洗浄した後、純水によりリンスする工程を含む構成とすることができる。こうす ることによって、上記特性を有する半導体装置を安定的に得ることができる。

[0016]

さらに、前記金属配線中に前記固溶原子を導入した後、前記金属配線上にSiC、SiN 、SiONまたはSiOCを含む膜を形成する工程をさらに含む構成とすることができる 。こうした材料からなる膜を配線上に形成することによって、隣接配線間の寄生容量の増 大を最小限に低減しつつ金属配線を構成する金属が層間絶縁膜へ拡散することを効果的に 抑制することができる。

[0017]

本発明において、金属配線を構成する金属は、銅または銅含有合金とすることができる。 固溶原子は、金属配線を構成する金属結晶に対して、侵入型または置換型の形態で導入さ れ得る性状および大きさを有する。構成配線を銅または銅含有合金とする場合、固溶原子 の原子半径は1. 4オングストローム以下とすることが望ましい。こうすることにより、 ストレスマイグレーション耐性に優れる固溶体を安定的に実現することができる。

[0018]

固溶原子としては、Si、Al、Be、Zn、Au、Ga、Mg、Ni、Pd、Pt等を 例示することができる。このうち、より優れたストレスマイグレーション耐性を得る観点 から、Si、Al、Be、Zn、Au、Ga、Mg、Ni、Pdが好ましく、さらに、高 いストレスマイグレーション耐性を安定的にかつ歩留まり良く得る観点から、Si、A1 、Be、Znが好ましい。本発明においては、こうした原子を固溶原子として金属配線に 導入する。このような金属配線を安定的に得るためには、当該原子を、金属配線を構成す る金属と金属間化合物を形成しないように導入することが重要となる。具体的には、当該 原子の選択、当該原子を導入する条件、導入対象となる金属配線の表面状態の制御等によ り、固溶状態を安定的に実現することができる。

[0019]

なお、ストレスマイグレーション耐性等に優れる固溶状態を安定的に得る観点からは、固 溶原子として、金属配線を構成する金属と周期表における異なる族に属するものを選択す ることが好ましい。

[0020]

固溶原子は金属配線の表面近傍に導入されていることが好ましい。また、固溶原子の導入 された領域は、金属配線表面近傍の固溶層をなすこととすることができる。

[0021]

固溶層における固溶原子の濃度は、金属配線を構成する金属に対する固溶範囲内とするこ とが好ましい。たとえばシ銅配線に対してシリコンを導入する場合、0.1原子%以上9 原子%以下であることが好ましい。こうすることによって、ストレスマイグレーション耐 性やエレクトロマイグレーション耐性を一層顕著に改善することができる。

[0022]

また上記金属配線中、固溶層を除く領域における固溶原子の濃度は、0.1原子%未満で あることが好ましい。また、金属配線中、固溶層の厚みは、金属配線の厚みの40%以下 とすることができる。こうすることによって、配線抵抗の上昇を抑えつつストレスマイグ レーション耐性やエレクトロマイグレーション耐性を改善することができる。

[0023]

【発明の実施の形態】

第一の実施の形態

図2は本実施形態に係る半導体装置の構成を示す断面図である。この半導体装置は、不図 50

20

示のシリコン基板上に成膜された絶縁膜101の上に絶縁膜102が積層され、絶縁膜102に設けられた溝部に銅配線107が設けられた構成を有している。銅配線107の側面と底面は、バリアメタル膜103により覆われている。銅配線107の上面は、拡散防止膜108により覆われており、更にその上に層間絶縁膜110が積層している。

[0024]

銅配線 107 は、シリコン低濃度領域 104 と、その上部に設けられたシリコン固溶層 106 より構成されている。シリコン固溶層 106 は、銅配線 107 を構成する銅の結晶構造中にシリコンが格子間元素または置換元素として配置された構造となっている。このに構造を形成するシリサイドとは、本質的に構造が異なっている。シリコン固溶層 106 を構成するシリサイドとは、本質的のような構造を有しているものと考えられる。すなわち、シリコン固溶層 106 では、銅の結晶構造(面心立方格子;格子定数 106 を維持しつつ格子間元素または置換元素としてシリコンが導入された状態となっている。一方、図 106 の構造を模式的に示したものである。銅シリサイドは、シリコン固溶層と異なり、銅の精造を模式的に示したものである。銅シリサイドは、シリコン固溶層と異なり、銅イドの構造を模式的に示したものである。銅シリサイドは、シリコン固溶層と異なり、銅イドの構造を模式的に示したものである。

[0025]

本実施形態では、シリコン低濃度領域104により配線の低い抵抗が実現されるとともに、上述した構造のシリコン固溶層106によりストレスマイグレーション耐性およびエレクトロマイグレーション耐性が顕著に向上する。

[0026]

上記構造のシリコン含有銅を安定的に得るためには、銅膜表面に銅酸化膜を形成した状態でモノシランを照射する方法が有効である。この方法により本発明の意図とする調とシリコンを照射する方法が自明らかではないが、銅酸化膜の介在により、銅とシリコンの急激な反応が抑制され、銅シリサイドの形成が抑えられることによるものと考えらが層へ弱が拡散し、シリコン化合物層へ調が拡散の形成に散層が正れる。その後、熱処理を行うと、シリコン化合物層へ銅が拡散し、シリコン合物の形成でであるが形成される。これは、銅へのシリコンの拡散の態様が、シリコンのが直には弱が下の形成によるものと思われる。こうした拡散の態様が、シリコンの形成に寄いるものと考えられる。なお、銅膜表面に頻を形成せず、フレッコな銅がはした状態でモノシランを照射した場合、銅シリサイドが形成されやすい。銅表面に堆積した状態でモノシランを照射した場合、銅シリサイドを生成するからである。

[0027]

図4は、上述したシリコン固溶層を安定的に形成するプロセスを示す図である。初めに銅配線をダマシンプロセスにより形成する(S101)。次に、シュウ酸水溶液を用い銅表面の酸化層を除去する(S102)。その後、純水リンスを行い、残存するシュウ酸や不純物を除去する(S103)。

[0028]

つづいて、防食剤、たとえばベンゾトリアゾール(BTA)等のアゾール系化合物を含む液により銅配線の表面を防食処理する(S104)。本実施形態では、BTAを使用する。この処理により、銅表面にBTAが付着し、銅の酸化が抑制される。

[0029]

次に、処理した基板を成膜室に移動した後、成膜室を真空雰囲気にし、BTAを揮発させる(S105)。その後、銅配線に対してシラン照射を行う(S106)。シラン照射は、例えばモノシラン(SiH4)を照射する等の方法により行うことができる。この照射により、銅配線中にシリコンが導入される。その後、SiCN等の拡散防止膜をCVD法により成膜する(S106)。

[0030]

以上のプロセスにおいて、ステップ106におけるシラン照射の条件を最適化することに

より、シリコン固溶層を安定的に形成することが可能となる。具体的には、銅表面に薄膜の酸化層を残存させた状態でシランを照射すること、および、シラン原料ガスの流量を過剰とならないよう最適の範囲とすること等である。酸化層の厚みの制御に関しては、ステップ102およびステップ103の条件を調整することにより、酸化層厚みを好適に制御可能である。

[0031]

また、固溶層を安定的に形成するためには、配線を構成する金属の結晶格子定数と、導入する異種原子の原子半径との関係が重要となる。格子定数に対して原子半径が大きすぎると、本発明の目的に合致する好ましい固溶体を形成し難くなることがあり、エレクトロマイグレーション耐性およびストレスマイグレーション耐性の改良効果が充分に得られない場合がある。配線金属を銅とした場合、銅の格子定数(面心立方格子;格子定数 3.6 オングストローム)を考慮すると、原子半径は 1.4 オングストローム以下であることが好ましい。こうした原子半径の異種原子を選択すれば、侵入型固溶体を比較的安定に形成することができる。

[0032]

第二の実施の形態

図 5 は第二の実施の形態の半導体装置の製造工程手順を示す断面図である。トランジスタなどの半導体素子が形成された半導体基板(不図示)上に、下地絶縁膜 $1\ 0\ 1$ および膜厚 $5\ 0\ 0\ n\ m$ の $S\ i\ O\ 2$ 絶縁膜 $1\ 0\ 2$ を成膜した後、ドライエッチングにより $S\ i\ O\ 2$ 絶縁膜 $1\ 0\ 2$ に溝配線用パターンを形成する(図 $5\ (a)$)

次に、図 5 (b)に示すように、露出した下地絶縁膜 1 0 1 および S i O 2 絶縁膜 1 O 2 の上に、バリアメタルとして T a / T a N 膜 1 O 5 (T a 膜 および T a N 膜がこの順で積層した膜)を膜厚 3 O n m で成膜する。次いで溝配線用パターンを埋め込むように、電解メッキ法により C u 層 1 O 8 を形成する。

[0033]

次に、図5(c)に示すように、溝外部のCu層108およびTa/TaN膜105をCMPにより除去し、Cu配線107を形成する。このCu配線107の表面を、シュウ酸水溶液を用いて洗浄し、銅表面の酸化層を除去する。その後、純水リンスを行い、残存するシュウ酸や不純物を除去する。つづいて、BTA水溶液により銅配線の表面を処理する。この処理により、銅表面に防食材であるBTAが付着する。

[0034]

次に、処理した基板を成膜室に移動した後、成膜室を真空雰囲気にし、BTAを揮発させる。この処理を終了した時点で、Cu配線107表面には酸化銅薄膜が残存する。この酸化銅薄膜は、上述したシュウ酸処理後のリンス工程で形成されたものである。

[0035]

[0036]

次に、図 5 (e)に示すように、シリコン固溶層 1 0 6 および S i O 2 絶縁膜 1 O 2 の上に C u 拡散防止膜として膜厚 5 O n m o S i C N 膜 1 O 9 を成膜する。この成膜は、上記プラズマ C V D 装置内で、 S i H (C H $_3$) $_3$ 、 N H $_3$ 、 および H e の反応ガスを用いたプラズマ C V D 法により行うことができる。

[0037]

その後、上記プラズマCVD装置により、膜厚500nmのSiO2層間絶縁膜110を成膜する。以上により本実施形態に係る配線構造を得ることができる。

[0038]

20

30

本実施形態において、シリコン固溶層 1 0 6 の形成に際し、原料ガスとして S i H $_4$ を用いたが、 S i $_2$ H $_6$ や S i H $_2$ や S i H $_2$ C 1 $_2$ といった無機シランガスを用いることもできる。シラン照射は、 O $_2$ を含まないガス雰囲気中で、処理温度 2 0 0 $\mathbb C$ 以上 4 5 0 $\mathbb C$ 以下、処理圧力 2 0 $\mathbb T$ 0

[0039]

また、シリコン固溶層106にシリコンが拡散されているため、上層のCu拡散防止膜との密着性が良好となる。なお、Cu拡散防止膜との密着性をより向上させるために、Cu配線107中、シリコンが上部に偏在していることが好ましく、シリコン濃度が配線上部で最も高くなるようにすることが望ましい。

[0040]

シリコン固溶層106中のシリコン濃度は、0. 1原子%以上、より好ましくは1原子%以上とすることが好ましい。こうすることにより、ストレスマイグレーション耐性の改善効果が一層顕著となる。また、シリコン濃度の上限については、シリコンが銅配線中に固溶し得る範囲とすることが必要であり、たとえば、9原子%以下、より好ましくは7原子%以下とする。こうすることにより、銅シリサイドとは異なる固溶体を安定的に得ることができる。シリコン固溶層106の厚みは、抵度0上昇を抑制する観点から、ある程度薄くすることが好ましい。たとえば、シリコン濃度011原子%以上の領域をシリコン固溶層とし、当該シリコン固溶層を、金属配線の高さの40%以下、より好ましくは20%以下とすることにより、配線抵抗やコンタクト抵抗と、ストレスマイグレーション耐性およびエレクトロマイグレーション耐性とのバランスに優れる配線構造を得ることができる。

[0041]

本実施の形態によれば、エレクトロマイグレーション耐性およびストレスマイグレーション耐性を大幅に改善した金属配線を備える半導体装置が得られる。

[0042]

第三の実施の形態

図 6 は本実施形態に係る半導体装置の構造を示す断面図である。この半導体装置は、下層配線 2 5 5 がビアプラグを介して上層配線 2 6 0 に接続された構成を有する。

[0043]

下層配線 255 は積層膜に形成された溝部に設けられている。この溝部は、半導体基板(不図示)上に成膜された下地絶縁膜 201、SiCN膜 202、梯子型の水素化シロキサンである L-Ox(日本電気株式会社の商標)膜 203 および SiO_2 膜 204 からなる積層膜に形成されている。下層配線 255 の側面と底面は Ta/TaN 膜 208 に覆われている。 L-Ox 膜とは、ラダーオキサイドとよばれる梯子型の水素化シロキサンである

[0044]

ここで、梯子型水素化シロキサンとは梯子型の分子構造を有するポリマーのことであり、配線遅延防止の観点から誘電率 2.9以下のものが好ましく、また膜密度が低いものが好ましい。たとえば、膜密度が $1.50\,\mathrm{g}/\mathrm{cm}^3$ 以上 $1.58\,\mathrm{g}/\mathrm{cm}^3$ 以下、 $6.3.3\,\mathrm{nm}$ の屈折率が1.38以上1.40以下であることが好ましい。こうした膜材料の具体例としてL-Ox等を例示することができる。なお、L-Oxのポーラス化した絶縁材料を用いることもできる

[0045]

ビアプラグは、 SiO_2 膜 $2O_4$ 上のSiCN 膜 2II および SiO_2 膜 2I2 からなる 積層膜に形成された孔部に設けられている。その孔部の側面と底面はTa/TaN 膜 22 0 に覆われ、その中がシリコン含有銅で埋め込まれている。

[0046]

上層配線 260 は積層膜に形成された溝部に設けられている。その溝部は、 SiO_2 膜 212、SiCN 膜 213、L-Ox 膜 216 および SiO_2 膜 217 からなる積層膜に形成されている。上層配線 260 側面は Ta/TaN 膜 220 に覆われ、上層配線 260

10

20

30

の上面にはSiCN膜222が形成されている。

[0047]

次に、本実施の形態に係る半導体装置の製造方法について説明する。

[0048]

図 7 ~図 1 0 は第三の実施の形態に係る半導体装置の製造工程を示す断面図である。なお、すでに述べた実施の形態と同様な工程については、その詳細な説明は省略する。

[0049]

[0050]

次に、ドライエッチングによりエッチングストッパー膜である S i C N 膜 2 0 2 のエッチバックを行い、下地半導体素子との導通面を開口し、エッチング残渣除去のためのウェット剥離を行い、第 1 溝配線パターン 2 0 7 を形成する。次に、バリアメタルとして T a / T a N 膜 2 0 8 を 3 0 n m スパッタリング法により成膜し、つづいて、 T a / T a N 膜 2 0 8 の上に C u 膜 2 0 9 を 膜 厚 1 0 0 n m でスパッタリング法により成膜する。 その後、電解メッキ法により C u 膜 2 0 9 を 7 0 0 n m 成膜し、第 1 溝配線パターン 2 0 7 を埋め込んでから、結晶化のために N 2 雰囲気で 4 0 0 $^{\circ}$ C、 3 0 分の熱処理を行う(図 7 (b) 。

[0051]

[0052]

次に、第1の銅溝配線上のBTA層を熱分解により除去するため、プラズマCVD装置内で、処理温度 200~450℃、 N_2 ガス流量 100~1000sccm、処理圧力 20 Torr以下の条件で1分間程度、熱処理を行う。さらに、BTA層除去後、SiH₄ガス流量 10~500sccm、 N_2 ガス流量 5000sccm、処理圧力 500rr以下の条件で第10 銅溝配線に 240秒間熱処理を行い、シリコン固溶層 250を形成する(図 5000。

[0053]

その後、Cu拡散防止膜となるSiCN膜211(膜厚50nm)、層間絶縁膜となるSiO2膜212(膜厚400nm)、エッチングストッパー膜となるSiCN膜213(膜厚50nm)を順次成膜する。その上に第2溝配線の層間絶縁膜としてL-Ox膜216を300nm塗布・焼成し、その上にSiO2膜217を100nm成膜する。つづいて反射防止膜225とフォトレジスト214を塗布し、フォトリソグラフィー技術を用いて、フォトレジストにビア用レジストパターン215を形成する(図8(e))。

[0054]

次に、ビア用レジストパターン 2 1 5 を用いてドライエッチングを行い、 S i C N 膜 2 1 1 の上部に到達する孔を形成する(図 8 (f))。その後、アッシングと剥離液処理により、フォトレジスト 2 1 4 、反射防止膜 2 2 5 およびレジスト残渣を除去する。

[0055]

次に、再び反射防止膜225を塗布・焼成し、その上にフォトレジスト218を塗布し、フォトリソグラフィー技術を用いて、フォトレジストに第2溝配線用レジストパターン219を形成する(図9(g))。

20

30

[0056]

つづいて、第2溝配線用レジストパターン219から、SiO₂ 膜217、L-Ox膜216、および反射防止膜225をエッチングストッパー膜となるSiCN膜213までエッチングする。その後、アッシングを行い、第2溝配線用のフォトレジスト218および反射防止膜225を除去し、エッチングによりビア底のSiCN膜211を除去する。次に、剥離液によりエッチング残渣を除去する(図9(h))。

[0057]

その後、電解メッキ法により C u 膜を 7 0 0 n m 成膜 した後、 C M P を行い、図 1 0 (j) に示すように、上部配線およびビアプラグを構成する銅膜 2 2 3 を形成する。

[0058]

次に、第1の銅溝配線と同様にして、シュウ酸処理、純水リンスおよびBTAによる防食処理を行った後、BTA層を除去しSiH₄を照射する。これにより、銅膜223およびシリコン固溶層250からなる上層配線260を形成し(図10(j))、その後、Cu拡散防止膜としてSiCN膜222を膜厚50nm成膜し、配線構造を形成する(図10(k))。この際、シリコン濃度は、配線の表面で最も高く、底面方向に向かうにつれて低くなっている。

[00.59]

第四の実施の形態

本実施形態は、シングルダマシン構造の二層銅配線に本発明を適用した例である。図11 は本実施の形態に係る半導体装置の構造を示す断面図である。本実施の形態に係る半導体 装置は、下層配線255がシリコン含有銅プラグ228を介して上層配線270に接続さ れた構成を有している。

[0060]

下層配線 255 は積層膜に形成された溝部に設けられている。その溝部は、半導体基板(不図示)上に成膜された下地絶縁膜 201、SiCN 膜 202、L-Ox 膜 203 および SiO_2 膜 204 からなる積層膜に形成されている。下層配線 255 の側面と底面は Ta / TaN 膜 208 に覆われている。

[0.061]

シリコン含有銅プラグ228は、S i O 2 膜204上のS i C N 膜211およびS i O 2 膜212からなる積層膜に形成された孔部に設けられている。その孔部の側面と底面はT a N 膜226に覆われている。

[0062]

上層配線 2.70 は積層膜に形成された溝部に設けられている。その溝部は、S i C N 膜 2.13 、L-O x 膜 2.16 および S i O 2 膜 2.17 からなる積層膜に形成されている。上層配線 2.70 の側面と底面は T a / T a N 膜 2.20 に覆われ、上層配線 2.70 の上面には S i C N 膜 2.22 が形成されている。

[0063]

次に、本実施の形態に係る半導体装置の製造方法について説明する。

[0064]

図12~図15は本実施形態に係る半導体装置の製造工程を示す断面図である。

[0065]

本実施形態では、まず第三の実施の形態と同様にして下層配線255まで形成する。この際、シリコン濃度は、配線表面で最も高く、底面方向に向かうにつれて低くなっている。 【0066】

次に、第三の実施の形態と同様にして S i C N 膜 2 1 1 、層間絶縁膜である S i O $_2$ 膜 2 1 2 までを順に形成する(図 1 2 (a))。

[0067]

次に、成膜した S i O 2 膜 2 1 2 上に反射防止膜 2 2 5 とフォトレジスト 2 1 4 を塗布し、フォトリソグラフィー技術を用いて、ビア用レジストパターン 2 1 5 を形成する(図 1 2 (b))。

10

20

30

40

[0068]

さらに、ドライエッチング技術によりビアレジストパターンから SiO_2 膜 212 をエッチングして、ビア用パターンを形成する。その後、アッシングを行い、フォトレジスト 214 と反射防止膜 225 を除去する(図 12(c))。次に、ビア底のSiCN 膜 211 をエッチバックする。次に、剥離液によりエッチング残渣を除去する(図 12(d))。【 0069】

その後、スパッタリング法により、膜厚30nmのTa/TaN膜226を成膜し、この上にシード用のCu膜(不図示)を形成した後、電解メッキ法によりCu膜227を700nm成膜し、ビアパターンに埋め込む。その後、結晶化のために400℃の熱処理を行う(図13(e))。

[0070]

次に、 SiO_2 膜 212 上の Cu 膜 227 および Ta/Ta N 膜 226 を CM P により除去し、シュウ酸 処理、純水リンス処理を経た後、BTA 溶液による表面処理により Cu 表面が BTA 層で酸化防止処理された銅ビアプラグを形成する(図 13 (f))。

[0071]

次に、第3実施の形態で下層配線255を形成した際と同じ工程によりシリコン含有銅プラグ228を形成し、第2のCu拡散防止膜としてSiCN膜213を50nm成膜する(図13(g))。

[0072]

次に、第2の層間絶縁膜として L-Ox 膜 216 を 300 n m 塗布・焼成し、その上に S i O_2 膜 217 を 100 n m 成膜する。次に、反射防止膜 225 とフォトレジスト 218 を 塗布し、フォトリソグラフィー技術を用いて、フォトレジスト 218 に 第 2 溝配線用レジストパターン 219 を形成する(図 14(h))。

[0073]

次に、フォトレジスト 2 1 8 をマスクにして、第 2 溝配線の層間絶縁膜である S i O $_2$ 膜 2 1 7 と L $_-$ O x 膜 2 1 6 をエッチングする。次に、アッシングによりフォトレジスト 2 1 8 と反射防止膜 2 2 5 を除去する。次に、全面エッチバックにより、第 2 の C u 拡散防止膜の S i C N 膜 2 1 3 を除去する。次に、剥離液によりエッチング残渣を除去する(図 1 4 (i))。

[0074]

その後、スパッタリング法により、Ta/TaN膜220を30nm成膜し、Ta/TaN膜220の上にシード用のCu膜(不図示)を100nm成膜する。次に、電解メッキ法によりCu膜221を700nm成膜し、次いでCMPにより、上部配線を形成する。その後、配線表面をシュウ酸水溶液を用いて洗浄し、銅表面の酸化層を除去し、純水リンスを行い、残存するシュウ酸や不純物を除去する。つづいて、BTA水溶液により銅配線の表面を処理する。この処理により、銅表面に防食材であるBTAが付着する図14(j))。

[0075]

次に、下層配線 255 およびシリコン含有銅プラグ 228 の形成工程と同様にして、BTA層を除去し、SiH4 を照射することにより上層配線 270 を形成し(図 15(k))、Cu拡散防止膜としてSiCN膜 222 を膜厚 50 nmで成膜する(図 15(1))。上層配線 270 中のシリコン濃度は、配線表面で最も高く、底面方向に向かうにつれて低くなっている。

[0076]

上述のように、本実施の形態にて形成された配線は、配線全体にシリコンを拡散させ、シリコン含有金属配線を形成することにより、最表面のみにシリサイド層を形成する場合よりも、金属配線の金属粒子の移動を抑制する効果が向上できる。

[0077]

さらに、本実施形態では、シングルダマシン構造を採用しているため、ビアと上層配線の 間にバリアメタル膜が介在する構造となるため、ストレスマイグレーション耐性が向上す 10

30

40

る。

[0078]

以上、実施の形態に基づいて本発明を説明したが、これらは例示であり、その構成やプロセスを適宜変更することができる。

[0079]

たとえば、上記実施の形態において、層間絶縁膜に SiO_2 膜を用いた実施の形態において、溝配線層間絶縁膜と同様に $L-O_X$ 膜と SiO_2 膜の積層構造を用いてもよい。また、 $L-O_X$ 膜のマスク絶縁膜として SiO_2 膜を用いているが、 $L-O_X$ とのエッチング選択性に優れ、アッシングおよびウェット剥離液に対する耐性が優れていれば、SiC膜、SiCN膜、およびSiOC膜などの絶縁膜を用いても良い。さらに、低誘電率層間絶縁膜として $L-O_X$ を用いているが、SiOF膜、SiOC膜、および有機膜などの、 SiO_2 膜より比誘電率が低い絶縁膜であればよい。

[0800]

上記実施の形態では銅配線を用いたが、配線中に A 1、 A g (銀)、 W (タングステン)、 M g (マグネシウム)、 B e (ベリリウム)、 Z n (亜鉛)、 P c (パラジウム)、 C d (カドミウム)、 A u (金)、 H g (水銀)、 P t (白金)、 Z r (ジルコニウム)、 T i (チタン)、 S n (スズ)、 N i (ニッケル)、 N d (ネオジウム)および F e (鉄) といった異種元素のうち少なくとも一つと合金を形成した銅合金配線とすることもできる。

[0081]

[0082]

また、配線表面に酸化防止膜を形成するためにBTAを用いているが、他のアゾール系化合物等を用いることもできる。BTAより溶解度の高いBTA誘導体であってもよい。

[0083]

また、第四の実施の形態において、ビアプラグの表面にシリコン固溶層を形成してもよい。この場合、図13(f)の段階でビアの表面処理を適宜行い、その後、シラン照射する。これにより、ストレスマイグレーション耐性やエレクトロマイグレーション耐性をさらに向上させることができる。

[0084]

【実施例】

実施例1

シリコン基板上にメッキ法により銅膜を形成し、その後、アニール、シュウ酸処理、純水リンスおよびBTA(ベンゾトリアゾール)処理を行った。以上の処理を行った銅膜を複数用意し、その一つを試料1とする。

[0085]

さらに、真空雰囲気下、上記銅膜に対して 350 \mathbb{C} \sim 400 \mathbb{C} に昇温して B T A を揮発させ、その後、モノシランを照射し、試料 2 を得た。シラン照射条件は、 S i H $_4$ ガス流量 $10\sim500$ s c c m 、 N $_2$ ガス流量 $10\sim500$ s c c m 、 N $_2$ ガス流量 $100\sim100$ s c c m 、 処理圧力 20 T o r r . 以下、処理時間 100 秒間とした。

[0086]

[0087]

得られた試料について電子線回折分析を行った。図16~図18は、試料1~3に対応し

20

30

、その格子定数等から、それぞれ、銅、シリコン含有銅 (シリコン固溶体) および銅シリ サイドであることが確認された。分析条件は以下のようにした。

[0088]

TEM観察:電子線加速電圧200kV

電子回折:電子線加速電圧200kV、電子線プローブ径 約3nm

EDX分析:電子線加速電圧200kV、STEM-EDX分析時電子線プローブ径 約1nm

図16~図18の結果から、試料2は試料1(純銅)と同じ格子定数を有し同じ結晶構造をとることが明らかになった。また、試料3は、これらと異なる格子定数、結晶構造をとることが明らかになった。以下、結晶構造の解析結果を示す。

試料1、2

Cuおよびシリコン含有銅 立方晶(面心立方構造) a=3.6オングストローム

試料3

Cu₅Si 立方晶(β-Mn型構造) a=6.2オングストローム

[0089]

実施例2

本実施例では、図19に示すような、下層のM1配線および上層のM2配線がビアで接続された2層銅配線構造を作製し、歩留試験を行った。配線構造は、以下の2点の試料を用意し評価した。

[0090]

(i)第二の実施の形態と同様の方法で作製したもの。下層のM1配線および上層のM2配線の表面を、実施例1の試料2と同様にして処理した。

[0091]

(ii)第二の実施の形態で説明したプロセスにおいて、シラン照射条件、シュウ酸処理およびその後のリンス工程等における条件を変更し、銅シリサイドを形成したもの。下層のM1配線および上層のM2配線の表面を、実施例1の試料3と同様にして処理した。

[0092]

これらの処理により得られた配線表面について、その結晶構造を電子線回折により確認したところ、試料(i)がシリコン固溶体、(ii)が銅シリサイドであることが確認された。

[0093]

この2層配線構造は、ビアチェーンとよばれるものであり、50万本のビアと、その上部および下部に設けられた配線とからなる。配線およびビアはいずれも銅からなる。ビアチェーンの端部2点に所定の電圧を印加することにより、これらの配線およびビアからなる配線の電気抵抗が測定される。これをチェーン抵抗とよぶ。チェーン抵抗は、ビアの接続状態の良否を判別するのに有効な手法である。本実施例では、シリコンウエハ上に設けられた各チップに上記ビアチェーンを形成し、各ビアチェーンの抵抗値を測定した。測定値が基準値以下の場合は合格、基準値を超える場合は不合格とした。全チップ数のうち合格したチップの占める割合をビア歩留りとした。

[0094]

評価結果を図20に示す。第二の実施の形態で記載した方法で作製した素子は、銅シリサイドを形成したものに比べ、歩留まりが向上した。

[0095]

実施例3

図21は二層配線によるビアチェーンの歩留まりの評価結果を示すグラフである。銅中にシリコンが固溶した(i)の試料は、シリサイド銅配線よりも良好な歩留まりを示すことが確認された。

[0096]

【発明の効果】

以上説明したように本発明によれば、エレクトロマイグレーション耐性あるいはストレスマイグレーション耐性を大幅に改善した金属配線を備える半導体装置を提供することができる。したがって、素子寿命の長い半導体装置を得ることができる。

10

. 20

30

【図面の簡単な説明】

- 【図1】ストレスマイグレーションの発生状況を説明するための図である。
- 【図2】実施の形態に係る配線構造を示す図である。
- 【図3】シリコン固溶層および銅シリサイドの結晶構造の相違を示す図である。
- 【図4】実施の形態における銅配線形成プロセスのフローチャートである。
- 【図5】実施の形態における銅配線形成プロセスを示す工程断面図である。
- 【図6】実施の形態における銅配線形成プロセスを示す工程断面図である。
- 【図7】実施の形態における銅配線形成プロセスを示す工程断面図である。
- 【図8】実施の形態における銅配線形成プロセスを示す工程断面図である。
- 【図9】実施の形態における銅配線形成プロセスを示す工程断面図である。
- 【図10】実施の形態における銅配線形成プロセスを示す工程断面図である。
- 【図11】実施の形態における銅配線形成プロセスを示す工程断面図である。
- 【図12】実施の形態における銅配線形成プロセスを示す工程断面図である。
- 【図13】実施の形態における銅配線形成プロセスを示す工程断面図である。
- 【図14】実施の形態における銅配線形成プロセスを示す工程断面図である。
- 【図15】実施の形態における銅配線形成プロセスを示す工程断面図である。
- 【図16】銅の電子回折図形である。
- 【図17】シリコン固溶層の電子回折図形である。
- 【図18】銅シリサイドの電子回折図形である。
- 【図19】実施例で用いた2層配線の構造を説明するための図である。
- 【図20】実施例におけるストレスマイグレーション耐性の評価結果を示す図である。
- 【図21】実施例におけるエレクトロマイグレーション耐性の評価結果を示す図である。

【符号の説明】

- 101 絶縁膜
- 102 絶縁膜
- 103 バリアメタル膜
- 104 シリコン低濃度領域
- 105 Ta/TaN膜
- 106 シリコン固溶層
- 107 銅配線
- 108 拡散防止膜
- 109 SiCN膜
- 110 層間絶縁膜
- 1 2 1 a 下層配線
- 1 2 1 b 上層配線
- 122 空洞
- 201 下地絶縁膜
- 202 SiCN膜
- 203 L-Ox膜
- 204 SiO₂膜
- 205 フォトレジスト
- 207 第1溝配線パターン
- 208 Ta/TaN膜
- 209 С и 膜
- 2 1 1 SiCN膜
- 2 1 2 S i O 2 膜
- 2 1 3 S i C N 膜
- 214 フォトレジスト
- 215 ビア用レジストパターン
- 2 1 6 L O x 膜

50

10

20

30

10


- 2 1 7 S i O ₂ 膜
- 218 フォトレジスト
- 219 第2溝配線用レジストパターン
- 220 Ta/TaN膜
- 2 2 1 C u 膜
- 2 2 2 S i C N 膜
- 2 2 3 銅膜
- 225 反射防止膜
- 226 Ta/TaN膜
- 2 2 7 C u 膜
- 228 シリコン含有銅プラグ
- 250 シリコン固溶層
- 2 5 5 下層配線
- 260 上層配線
- 270 上層配線

【図1】 (a)


121b

121a

[図2]




(b)




【図3】


(a)



(b)




[図4]




【図5】


(a)



(b)



(c)




- 101


105


(e)







【図7】













【図8】







【図9】






【図10】







【図11】




【図12】




【図13】




【図14】




【図15】



【図16】




【図17】




表面高濃度Si層

【図18】




Cuシリサイド(Cu₅Si)


【図19】



[図20]



【図21】



フロントページの続き

(72)発明者 武田 健

神奈川県川崎市中原区下沼部1753番地 NECエレクトロニクス株式会社内

(72)発明者 青木 秀充

神奈川県川崎市中原区下沼部1753番地 NECエレクトロニクス株式会社内

F ターム(参考) 5F033 HH11 HH12 HH18 HH21 HH32 HH33 JJ01 JJ11 JJ18 JJ21

JJ32 JJ33 KK11 KK12 KK18 KK21 KK32 KK33 LL01 LL02

MM01 MM12 MM13 NN06 NN07 PP15 PP27 QQ09 QQ11 QQ25

QQ37 QQ59 QQ61 QQ62 QQ73 RR01 RR04 RR11 SS15 WW01

WW02 WW04 XX05 XX06